Écran LCD à interface Spi

Dans la communication SPI, le périphérique maître SPI envoie des données au périphérique esclave SPI via la ligne SCLK à la fréquence prise en charge par le périphérique esclave. Cela signifie également que le périphérique esclave ne peut pas envoyer activement de données au périphérique hôte et ne peut envoyer des données au périphérique esclave qu'en mode d'interrogation. Ou bien, le périphérique esclave informe activement l'hôte de l'arrivée des données via un port IO.

Dans chaque cycle d'horloge SPI, une transmission de données en duplex intégral se produit. Lorsque l'hôte envoie 1 bit via la ligne MOSI, l'esclave enverra également des données 1 bit via la ligne MISO après l'avoir lu. Cela signifie que cette séquence de communication est conservée même si seule une communication simplex est effectuée.

Les transferts SPI impliquent généralement deux registres à décalage d'une longueur de mot donnée. Par exemple, le registre à décalage 8-bit dans le maître et l'esclave. Ils sont connectés dans une topologie en anneau virtuel et les données sont généralement transférées avec le bit le plus significatif en premier. Au bord de l'horloge, le maître et l'esclave transfèrent 1 bit de données de la ligne de transmission vers l'autre partie. Lorsque le front d'horloge suivant arrive, les récepteurs des deux côtés échantillonnent le bit sur la ligne de transmission et le définissent comme le nouveau bit le moins significatif du registre à décalage. Une fois les bits du registre décalés, le maître et l'esclave échangent les valeurs du registre. Si davantage de données doivent être échangées, le registre à décalage est rechargé et le processus est répété. Les transferts peuvent durer n'importe quel nombre de cycles d'horloge. Une fois terminé, l'hôte arrête de changer de signal d'horloge. Comme le montre la figure ci-dessous, le diagramme schématique du registre à décalage lors de l'interaction entre maître et esclave.

1. Le maître SPI tire d'abord la ligne SS ou CS au niveau bas pour informer l'esclave SPI du démarrage de la communication.

2. L'hôte informe l'esclave des opérations de lecture et d'écriture à venir en envoyant le signal d'horloge SCLK. Le signal d'horloge SCLK est ici déterminé par le mode SPI, qu'il s'agisse d'un niveau haut ou d'un niveau bas, qui sera introduit plus tard.

3. L'hôte (Maître) écrit les données à envoyer dans la zone tampon de données d'envoi (Mémoire). La zone tampon passe par le registre à décalage (0 ~ 7). Le registre à décalage série décale les octets un par un via la ligne de signal MOSI. Sorties et transmises à l'esclave, en même temps, les données reçues par l'interface MISO sont déplacées peu à peu vers la zone tampon de réception via le registre à décalage.

4. L'esclave (esclave) renvoie également le contenu de son propre registre à décalage série (0 ~ 7) à l'hôte via la ligne de signal MISO. Dans le même temps, les données envoyées par l'hôte sont reçues via la ligne de signal MOSI, de sorte que le contenu des deux registres à décalage soit échangé.

Taille de l'écran LCD : 1,28"
Type de panneau : IPS
Résolution : 240xRGBx240
Mode d'affichage : normalement noir
Nombre de couleurs : 262 000
Sens de visualisation : TOUS
NTSC : 60 %
Rapport de contraste : 1 100
Luminance : 250 cd/m2
Taille du module : 35,6 x 38,1 x 1,6 mm.
Zone active du panneau : Φ32,4 mm
Pas de pixel : {{0}},135x0,135 mm
Disposition des pixels : bande verticale RVB
Poids : à déterminer g
CI pilote : GC9A01
Taille de la RAM du circuit intégré du pilote : bit
Source de lumière : 2-LED
Interface : SPI
Température de fonctionnement : -20~+70 degrés
Température de stockage : -30~+80 degrés